Xilinx Vivado Design Suite 2018.1 HLx Editions 官方完整版(附
52.6MB / 04-20
Xilinx Vivado HLx Hardware Server硬件服務(wù)器 2017.2 官方安裝
189MB / 08-01
Xilinx Vivado HLx SDK 2017.2 脫機(jī)獨(dú)立包 官方安裝版(免許可證)
51.2MB / 08-01
Xilinx Vivado HLx 2017.2 WebPACK 官方安裝版(免許可證) 64位
51.3MB / 08-01
Xilinx Vivado Design Suite HLx 2017.1 全套軟件包 官方正式版(
20.21GB / 06-09
-
Git for windows(版本控制) v2.49.0 官方綠色便攜版 32/64位 開發(fā)輔助 / 117MB
-
跨平臺(tái)的腳本語言 Python v3.13.1 for Linux 最新版 開發(fā)輔助 / 27.9MB
-
GitHub桌面版GitHub Desktop v3.4.9.0 開源漢化綠色免費(fèi)版 開發(fā)輔助 / 115MB
-
SmartGit(圖形化GitGUI客戶端) v23.1.4.2 官方中文免費(fèi)便攜版 開發(fā)輔助 / 102.7MB
-
-
機(jī)器數(shù)據(jù)管理與分析Splunk Enterprise v9.2.2 免費(fèi)版(附補(bǔ)丁) Wi 開發(fā)輔助 / 516MB
-
-
TBCompressor 基于YUICompressor v2.4.8的淘寶封裝的css和js壓縮 開發(fā)輔助 / 801KB
-
-
GraphicsGale v2.04.00 用來制作圖標(biāo)、動(dòng)畫等英文綠色免費(fèi)版 開發(fā)輔助 / 1.29MB
詳情介紹
Xilinx Vivado Design Suite 2019.1特別版是目前最新的專業(yè)產(chǎn)品加工設(shè)計(jì)分析套件,是Xilinx為HDL設(shè)計(jì)的綜合和分析而設(shè)計(jì)的軟件套件,取代了Xilinx ISE,具有用于片上系統(tǒng)和高級(jí)綜合的附加功能。 Vivado代表了對整個(gè)設(shè)計(jì)流程的重新思考和重新思考,并且被評(píng)論者描述為“精心構(gòu)思,緊密集成,快速,可擴(kuò)展,可維護(hù)和直觀”。軟件提供利用大型的仿真技術(shù),利用計(jì)算機(jī)的超級(jí)算法,為用戶提供了大型流程優(yōu)化方案以及加工技術(shù)的改進(jìn),利用電腦虛擬技術(shù),可以從基礎(chǔ)的加工到生產(chǎn)的流程實(shí)現(xiàn)一體化的操作方案。新版本的Vivado 2019還帶來了全新的特性支持歡迎大家前來下載使用。
Vivado®DesignSuite HLx版本包括部分重新配置,Vivado HL Design Edition和HL System Edition無需額外費(fèi)用。保修期內(nèi)的用戶可以重新生成許可證以訪問此功能。部分重新配置可以降低價(jià)格用于Vivado WebPACK™版本。
Vivado Design Suite 2019.1,其支持:
量產(chǎn)器件
航天級(jí) Kintex UltraScale:- XQRKU060
XA Kintex-7:- XA7K160T
Virtex UltraScale+ HBM(-3 速度級(jí)):- XCVU31P、XCVU33P、XCVU35P、XCVU37P
Vivado
基于命令行的 Web 安裝程序
增強(qiáng)的 VHDL2008 綜合構(gòu)造支持
第三方電路板的集成型 GitHub 下載
擁塞指標(biāo)、改進(jìn)的 QOR 建議,以及一般性 SSI QOR 改進(jìn)
增強(qiáng)的調(diào)試功能:IBERT GTM、RF 分析儀、HBM 監(jiān)控器及總線圖查看
IP 子系統(tǒng)/內(nèi)核
最新 50G RS-FEC(544、514):用于 5G 無線應(yīng)用的最新 FEC (2x26G) NRZ,在添加外部 bitmux 芯片時(shí),可實(shí)現(xiàn) PAM-4 應(yīng)用
集成型 UltraScale/UltraScale+ 100G 以太網(wǎng)子系統(tǒng):全新可選 AXI 數(shù)據(jù)總線接口支持基于標(biāo)準(zhǔn)的接口
10G/25G 以太網(wǎng)子系統(tǒng)、40G/50G 以太網(wǎng)子系統(tǒng)、集成型 UltraScale/UltraScale+ 100G 以太網(wǎng)子系統(tǒng)、USXGMII、1G/10G/25G 以太網(wǎng)交換子系統(tǒng):通過基于所選特性創(chuàng)建統(tǒng)計(jì)邏輯,實(shí)現(xiàn)尺寸優(yōu)化的統(tǒng)計(jì)計(jì)數(shù)器
視頻與影像 IP:視頻處理內(nèi)核新增對 8K30 分辨率的支持,視頻混頻器增加 16 層混合,而幀緩沖器則新增對 12 和 16bpc 的支持
SmartConnect:提高了面積效率、特別適合小型配置和 AXILite 端點(diǎn)
AXI Bram 控制器:改善了單拍事務(wù)處理的性能??膳渲玫淖x取時(shí)延,適用于緊密的時(shí)間間隔。
軟件特色
1、一個(gè)面向新一代可編程設(shè)計(jì)的設(shè)計(jì)工具
賽靈思早在1997 年就推出了ISE 設(shè)計(jì)套件。ISE套件采用了當(dāng)時(shí)非常具有創(chuàng)新性的基于時(shí)序的布局布線引擎,這是1995 年4 月賽靈思收購NeoCAD 獲得的。在其后15 年的時(shí)間里,隨著FPGA 能夠執(zhí)行日趨復(fù)雜的功能,賽靈思為ISE 套件增添了許多新技術(shù),包括多語言綜合與仿真、IP 集成以及眾多編輯和測試實(shí)用功能,努力不斷從各個(gè)方面改進(jìn)ISE 設(shè)計(jì)套件。Feist 表示,賽靈思通過借鑒ISE 設(shè)計(jì)套件的所有經(jīng)驗(yàn)、注意事項(xiàng)和關(guān)鍵技術(shù),并充分利用最新 EDA 算法、工具和技術(shù),才打造出了這一顛覆性的全新Vivado 設(shè)計(jì)套件。
“Vivado 設(shè)計(jì)套件將顯著提升當(dāng)今設(shè)計(jì)的生產(chǎn)力,且能夠輕松實(shí)現(xiàn)升級(jí)擴(kuò)展,應(yīng)對20nm 芯片及更小工藝技術(shù)所帶來的容量和設(shè)計(jì)復(fù)雜性挑戰(zhàn)。在過去15 年時(shí)間里,EDA 技術(shù)取得了長足的發(fā)展。我們是從頭開始開發(fā)這套工具的,所以我們能夠在套件中采用最先進(jìn)的EDA 技術(shù)和標(biāo)準(zhǔn),讓其具有很強(qiáng)的前瞻性。”
2、確定性的設(shè)計(jì)收斂
任何FPGA廠商的集成設(shè)計(jì)套件的核心都是物理設(shè)計(jì)流程,包括綜合,布局規(guī)劃、布局、布線、功耗和時(shí)序分析、優(yōu)化和ECO。有了Vivado,賽靈思打造了一個(gè)最先進(jìn)的設(shè)計(jì)實(shí)現(xiàn)流程,可以讓客戶更快地達(dá)到設(shè)計(jì)收斂的目標(biāo)。
3、可擴(kuò)展的數(shù)據(jù)模型架構(gòu)
為減少迭代次數(shù)和總體設(shè)計(jì)時(shí)間,并提高整體生產(chǎn)力,賽靈思用一個(gè)單一的、共享的、可擴(kuò)展的數(shù)據(jù)模型建立其設(shè)計(jì)實(shí)現(xiàn)流程,這種框架也常見于當(dāng)今最先進(jìn)的ASIC 設(shè)計(jì)環(huán)境。Feist 說:“這種共享、可擴(kuò)展的數(shù)據(jù)模型可讓流程中的綜合、仿真、布局規(guī)劃、布局布線等所有步驟在內(nèi)存數(shù)據(jù)模型上運(yùn)行,故在流程中的每一步都可以進(jìn)行調(diào)試和分析,這樣用戶就可在設(shè)計(jì)流程中盡早掌握關(guān)鍵設(shè)計(jì)指標(biāo)的情況,比如時(shí)序、功耗、資源利用和布線擁塞等。而且這些指標(biāo)的估測將在實(shí)現(xiàn)過程中隨著設(shè)計(jì)流程的推進(jìn)而更趨于精確。”
具體來說,這種統(tǒng)一的數(shù)據(jù)模型使賽靈思能夠?qū)⑵湫滦投嗑S分析布局布線引擎與套件的RTL 綜合引擎、新型多語言仿真引擎以及IP 集成器(IP Integrator)、引腳編輯器(Pin Editor)、布局規(guī)劃器(Floor Planner)、芯片編輯器(Chip Editor) 等功能緊密集成在一起。此外,該數(shù)據(jù)模型使賽靈思能夠?yàn)樵摴ぞ咛准鋫淙娴慕徊嫣綔y功能,以便用戶跟蹤并交叉探測原理圖、時(shí)序報(bào)告、邏輯單元或其它視圖,直至HDL 代碼中的給定問題。
4、芯片規(guī)劃層次化,快速綜合
Vivado為用戶提供了設(shè)計(jì)分區(qū)的功能,可以分別處理綜合、執(zhí)行、驗(yàn)證的設(shè)計(jì),使其可以在執(zhí)行大型項(xiàng)目時(shí),可以成立不同的團(tuán)隊(duì)分頭設(shè)計(jì)。同時(shí),新的設(shè)計(jì)保存功能可以實(shí)現(xiàn)時(shí)序結(jié)果的復(fù)用,并且可以實(shí)現(xiàn)設(shè)計(jì)的部分可重配置。
Vivado還包括一個(gè)全新的綜合引擎,旨在處理數(shù)以百萬計(jì)的邏輯單元。新的綜合引擎的關(guān)鍵是對System Verilog的強(qiáng)大支持。“Vivado的綜合引擎對System Veriog語言可綜合子集的支持,比市場上任何其他工具都更好”Feist 說。它的綜合速度是賽靈思ISE Design Suite綜合工具XST的三倍,并支持“快速”模式,使得設(shè)計(jì)師迅速把握設(shè)計(jì)的面積和規(guī)模。另外,也讓他們調(diào)試問題的速度比之前采用RTL或門級(jí)原理圖快15倍。隨著越來越多的ASIC設(shè)計(jì)者轉(zhuǎn)向可編程平臺(tái),賽靈思還在整個(gè)Vivado設(shè)計(jì)流程中提升了了Synopsys 設(shè)計(jì)約束(SDC)。標(biāo)準(zhǔn)的使用開啟了一個(gè)新的自動(dòng)化水平,客戶現(xiàn)在可以訪問先進(jìn)的EDA工具產(chǎn)生約束、檢查跨時(shí)鐘域、形式驗(yàn)證,甚至是利用像Synopsys PrimeTime那樣的工具進(jìn)行靜態(tài)時(shí)序的分析。
5、多維度分析布局器
上一代FPGA 設(shè)計(jì)套件采用單維基于時(shí)序的布局布線引擎,通過模擬退火算法隨機(jī)確定工具應(yīng)在什么地方布置邏輯單元。使用這類工具時(shí),用戶先輸入時(shí)序,模擬退火算法根據(jù)時(shí)序先從隨機(jī)初始布局種子開始,然后在本地移動(dòng)單元,“盡量”與時(shí)序要求吻合。Feist 說:“在當(dāng)時(shí)這種方法是可行的,因?yàn)樵O(shè)計(jì)規(guī)模非常小,邏輯單元是造成延遲的主要原因。但今天隨著設(shè)計(jì)的日趨復(fù)雜化和芯片工藝的進(jìn)步,互聯(lián)和設(shè)計(jì)擁塞一躍成為延遲的主因。采用模擬退火算法的布局布線引擎對低于100 萬門的FPGA 來說是完全可以勝任的,但對超過這個(gè)水平的設(shè)計(jì),引擎便不堪重負(fù)。不僅僅有擁塞的原因,隨著設(shè)計(jì)的規(guī)模超過100萬門,設(shè)計(jì)的結(jié)果也開始變得更加不可預(yù)測。”
著眼于未來,賽靈思為Vivado 設(shè)計(jì)套件開發(fā)了新型多維分析布局引擎,其可與當(dāng)代價(jià)值百萬美元的ASIC布局布線工具中所采用的引擎相媲美。該新型引擎通過分析可以找到從根本上能夠最小化設(shè)計(jì)三維(時(shí)序、擁塞和走線長度)的解決方案。Feist 表示:“Vivado設(shè)計(jì)套件的算法從全局進(jìn)行優(yōu)化,同時(shí)實(shí)現(xiàn)了最佳時(shí)序、擁塞和走線長度,它對整個(gè)設(shè)計(jì)進(jìn)行通盤考慮,不像模擬退火算法只著眼于局部調(diào)整。這樣該工具能夠迅速、決定性地完成上千萬門的布局布線,同時(shí)保持始終如一的高結(jié)果質(zhì)量(見圖1)。由于它能夠同時(shí)處理三大要素,也意味著可以減少重復(fù)運(yùn)行流程的次數(shù)。”
“從本質(zhì)上來說,你看到的就是Vivado 設(shè)計(jì)套件在滿足所有約束條件下,實(shí)現(xiàn)整個(gè)設(shè)計(jì)只需占用3/4 的器件資源。這意味著用戶可以為自己的設(shè)計(jì)添加更多的邏輯功能和片上存儲(chǔ)器,甚至可以采用更小型的器件。”
6、功耗優(yōu)化和分析
當(dāng)今時(shí)代,功耗是FPGA設(shè)計(jì)中最關(guān)鍵的環(huán)節(jié)之一。因此,Vivado設(shè)計(jì)套件的重點(diǎn)就是專注于利用先進(jìn)的功耗優(yōu)化技術(shù),為用戶的設(shè)計(jì)提供更大的功耗降低優(yōu)勢。“我們在技術(shù)上采用了目前在ASIC工具套件中可以見到的先進(jìn)的時(shí)鐘門控制技術(shù),通過該技術(shù)可以擁有設(shè)計(jì)邏輯分析的功能,同時(shí)消除不必要的翻轉(zhuǎn)”Feist表示“具體來說,新的技術(shù)側(cè)重于翻轉(zhuǎn)因子‘alpha’,它能夠降低30%的動(dòng)態(tài)功耗”Feist說,賽靈思去年在ISE設(shè)計(jì)套件中開始應(yīng)用該技術(shù),并一直沿用至今。Vivado將繼續(xù)加強(qiáng)這一技術(shù)的應(yīng)用。
此外,有了這一新的可擴(kuò)展的數(shù)據(jù)共享模型,用戶可以在設(shè)計(jì)流程的每一個(gè)階段得到功耗的估值,從而可以在問題發(fā)展的前期就能預(yù)先進(jìn)行分析,從而能夠在設(shè)計(jì)流程中,先行解決問題。
7、簡化工程變更單(ECO)
增量流量讓快速處理小的設(shè)計(jì)更改成為可能,每次更改后只需重新實(shí)現(xiàn)設(shè)計(jì)的一小部分,使迭代速度更快。它們還能在每個(gè)增量變化之后實(shí)現(xiàn)性能的表現(xiàn),從而無需多個(gè)設(shè)計(jì)迭代。為此,Vivado設(shè)計(jì)套件還包括對一個(gè)流行的ISE FPGA編輯器工具的新的擴(kuò)展,稱為Vivado器件編輯器。Feist說,在一個(gè)布局布線設(shè)計(jì)上使用Vivado器件編輯器,設(shè)計(jì)師現(xiàn)在有能力去做移動(dòng)單元,重新布線,連接一個(gè)寄存器輸出作為調(diào)試管腳,修改DCM或者查找表(LUT)的參數(shù)的工程變更單(ECO)——在設(shè)計(jì)周期的后期,無需通過返回設(shè)計(jì)重新綜合和實(shí)現(xiàn)。他說,目前行業(yè)沒有任何其他FPGA設(shè)計(jì)環(huán)境可以提供這種級(jí)別的靈活性。
8、基于業(yè)界標(biāo)準(zhǔn)而打造
四年半前,當(dāng)賽靈思開始從頭打造Vivado設(shè)計(jì)套件的時(shí)候,架構(gòu)打造的首要任務(wù),就是用標(biāo)準(zhǔn)的設(shè)計(jì)環(huán)境代替專有格式。致力于打造一個(gè)開放的環(huán)境,讓客戶能夠用EDA 工具和第三方IP 進(jìn)行擴(kuò)展。例如,Vivado 設(shè)計(jì)套件可支持SDC(Synopsys 設(shè)計(jì)約束)、ARM AMBA AXI 4 IP互聯(lián)標(biāo)準(zhǔn)、IP-XACT IP封裝和交付標(biāo)準(zhǔn),并且在新環(huán)境中提供了強(qiáng)大的互動(dòng)TCL 腳本功能。。
流程自動(dòng)化,非流程強(qiáng)制化
在Vivado 設(shè)計(jì)套件構(gòu)建過程中,賽靈思工具團(tuán)隊(duì)遵循這樣的原則“自動(dòng)化設(shè)計(jì)方式,不強(qiáng)制設(shè)計(jì)方式”。Feist 說:“不管用戶用C、C++、SystemC、VHDL、Verilog、System Verilog、MATLAB 還是Simulink 開始編程,也不管他們用的是我們的IP 還是第三方的IP,我們提供了一種實(shí)現(xiàn)所有流程自動(dòng)化,幫助客戶提高生產(chǎn)力的方法。我們還充分考慮到我們的用戶的各種技能水平和偏好,既能滿足需要全按鍵式流程的客戶的要求,也能滿足在設(shè)計(jì)流程的每一步都進(jìn)行分析的客戶的要求,甚至還能滿足那些認(rèn)為用GUI 的是低手,喜歡用TCL 以命令行或批處理模式完成全部設(shè)計(jì)流程的客戶的要求。用戶能夠根據(jù)自己的特定需求,選用套件功能。”
為進(jìn)一步增強(qiáng)所有用戶的設(shè)計(jì)體驗(yàn),賽靈思在Vivado 設(shè)計(jì)套件中加入了某些奇妙的新功能,同時(shí)為深受客戶贊譽(yù)的FPGA 編輯器增加了芯片編輯器功能。
9、IP 封裝器、集成器和目錄
賽靈思的工具架構(gòu)團(tuán)隊(duì)把重點(diǎn)放在新套件專門的IP 功能設(shè)計(jì)上,以便于IP 的開發(fā)、集成與存檔。為此,賽靈思開發(fā)出了IP 封裝器、IP 集成器和可擴(kuò)展IP 目錄三種全新的IP 功能。
采用IP 封裝器,賽靈思的客戶、賽靈思公司自己的IP 開發(fā)人員和賽靈思生態(tài)環(huán)境合作伙伴可以在設(shè)計(jì)流程的任何階段將自己的部分設(shè)計(jì)或整個(gè)設(shè)計(jì)轉(zhuǎn)換為可重用的內(nèi)核,這里的設(shè)計(jì)可以是RTL、網(wǎng)表、布局后的網(wǎng)表甚至是布局布線后的網(wǎng)表。IP 封裝器可以創(chuàng)建IP 的IP-XACT 描述,這樣用戶使用新型IP 集成器就能方便地將IP 集成到未來設(shè)計(jì)中。IP 封裝器在XML 文件中設(shè)定了每個(gè)IP 的數(shù)據(jù)。Feist 說一旦IP 封裝完成,用IP 集成器功能就可以將IP 集成到設(shè)計(jì)的其余部分。
“IP 集成器可以讓客戶在互聯(lián)層面而非引腳層面將IP 集成到自己的設(shè)計(jì)中??梢詫P 逐個(gè)拖放到自己的設(shè)計(jì)圖(canvas)上,IP 集成器會(huì)自動(dòng)提前檢查對應(yīng)的接口是否兼容。如果兼容,就可以在內(nèi)核間劃一條線,然后集成器會(huì)自動(dòng)編寫連接所有引腳的具體RTL。”
“這里的重點(diǎn)是可以取出已用IP 集成器集成的四五個(gè)模塊的輸出,然后通過封裝器再封裝。這樣就成了一個(gè)其他人可以重新使用的IP。這種IP 不一定必須是RTL,可以是布局后的網(wǎng)表,甚至可以是布局布線后的網(wǎng)表模塊。這樣可以進(jìn)一步節(jié)省集成和驗(yàn)證時(shí)間。”
第三大功能是可擴(kuò)展IP 目錄,它使用戶能夠用他們自己創(chuàng)建的IP 以及賽靈思和第三方廠商許可的IP 創(chuàng)建自己的標(biāo)準(zhǔn)IP 庫。賽靈思按照IP-XACT 標(biāo)準(zhǔn)要求創(chuàng)建的該目錄能夠讓設(shè)計(jì)團(tuán)隊(duì)乃至企業(yè)更好的組織自己的IP,供整個(gè)機(jī)構(gòu)共享使用。Feist 稱賽靈思系統(tǒng)生成器(System Generator) 和IP 集成器均已與Vivado 可擴(kuò)展IP 目錄集成,故用戶可以輕松訪問編目IP 并將其集成到自己的設(shè)計(jì)項(xiàng)目中。
Vivado 產(chǎn)品營銷總監(jiān)Ramine Roane指出:“以前第三方IP 廠商用Zip 文件交付的IP格式各異,而現(xiàn)在他們交付的IP,不僅格式統(tǒng)一,可立即使用,而且還與Vivado 套件兼容。”
10、Vivado HLS 把ELS帶入主流
可能Vivado 設(shè)計(jì)套件采用的眾多新技術(shù)中,最具有前瞻性的要數(shù)新的Vivado HLS(高層次綜合)技術(shù),這是賽靈思2010 年收購AutoESL 后獲得的。在收購這項(xiàng)業(yè)界最佳技術(shù)之前,賽靈思對商用ESL 解決方案進(jìn)行了廣泛評(píng)估。市場調(diào)研公司BDTI 的研究結(jié)果幫助賽靈思做出了收購決策(見賽靈思中國通訊雜志第36 期“BDTI研究認(rèn)證以DSP為核心的FPGA設(shè)計(jì)的高層次綜合流程 ”http://china.xilinx.com/china/xcell/xl36/2-7.pdf)。
“Vivado HLS 全面覆蓋C、C++、SystemC,能夠進(jìn)行浮點(diǎn)運(yùn)算和任意精度浮點(diǎn)運(yùn)算。這意味著只要用戶愿意,可以在算法開發(fā)環(huán)境而不是典型的硬件開發(fā)環(huán)境中使用該工具。這樣做的優(yōu)點(diǎn)在于在這個(gè)層面開發(fā)的算法的驗(yàn)證速度比在RTL 級(jí)有數(shù)量級(jí)的提高。這就是說,既可以讓算法提速,又可以探索算法的可行性,并且能夠在架構(gòu)級(jí)實(shí)現(xiàn)吞吐量、時(shí)延和功耗的權(quán)衡取舍。”
設(shè)計(jì)人員使用Vivado HLS 工具可以通過各種方式執(zhí)行各種功能。為了演示方便,F(xiàn)eist 講解了用戶如何通過一個(gè)通用的流程進(jìn)行Vivado HLS 開發(fā)IP 并將其集成到自己的設(shè)計(jì)當(dāng)中。
在這個(gè)流程中,用戶先創(chuàng)建一個(gè)設(shè)計(jì)C、C++ 或SystemC 表達(dá)式,以及一個(gè)用于描述期望的設(shè)計(jì)行為的C 測試平臺(tái)。隨后用GCC/G++或Visual C++ 仿真器驗(yàn)證設(shè)計(jì)的系統(tǒng)行為。一旦行為設(shè)計(jì)運(yùn)行良好,對應(yīng)的測試臺(tái)的問題全部解決,就可以通過Vivado HLS Synthesis 運(yùn)行設(shè)計(jì),生成RTL 設(shè)計(jì),代碼可以是Verilog,也可以是VHDL。有了RTL 后,隨即可以執(zhí)行設(shè)計(jì)的Verilog 或VHDL 仿真,或使用工具的C封裝器技術(shù)創(chuàng)建SystemC 版本。然后可以進(jìn)行System C架構(gòu)級(jí)仿真,進(jìn)一步根據(jù)之前創(chuàng)建的C 測試平臺(tái),驗(yàn)證設(shè)計(jì)的架構(gòu)行為和功能。
設(shè)計(jì)固化后,就可以通過Vivado 設(shè)計(jì)套件的物理實(shí)現(xiàn)流程來運(yùn)行設(shè)計(jì),將設(shè)計(jì)編程到器件上,在硬件中運(yùn)行和/或使用IP 封裝器將設(shè)計(jì)轉(zhuǎn)為可重用的IP。隨后使用IP 集成器將IP 集成到設(shè)計(jì)中,或在系統(tǒng)生成器(System Generator) 中運(yùn)行IP。
Xilinx Vivado Design Suite2019新功能
新的HLx版本為設(shè)計(jì)團(tuán)隊(duì)提供了利用基于C的設(shè)計(jì)和優(yōu)化重用,IP子系統(tǒng)重用,集成自動(dòng)化和加速設(shè)計(jì)關(guān)閉所需的工具和方法。與UltraFast™高級(jí)生產(chǎn)力設(shè)計(jì)方法指南相結(jié)合,這種獨(dú)特的組合經(jīng)證明可以使設(shè)計(jì)人員在高度抽象的同時(shí)進(jìn)行工作,同時(shí)促進(jìn)設(shè)計(jì)重用,從而提高生產(chǎn)力。
加速高級(jí)設(shè)計(jì)
使用Vivado高級(jí)綜合進(jìn)行軟件定義的IP生成
與Vivado IP Integrator進(jìn)行基于塊的IP集成
基于模型的DSP模型組合器和系統(tǒng)生成器設(shè)計(jì)集成
加速驗(yàn)證
Vivado邏輯仿真
集成的混合語言模擬器
集成和獨(dú)立編程和調(diào)試環(huán)境
使用Vivado HLS,使用C,C ++或SystemC加速驗(yàn)證> 100X
驗(yàn)證IP
加速實(shí)施
4倍快速實(shí)施
20%更好的設(shè)計(jì)密度
低端和中端的高速3檔速度性能優(yōu)勢和高端的35%功率優(yōu)勢
下載地址
Xilinx Vivado Design Suite 2019.1 HLx Editions 完整特別版(含.lic許可文件)
人氣軟件
VAX番茄助手Visual Assist X 10.9.2488 for VS2022 漢化破解版(
Regex Tester 正則表達(dá)式測試工具
pywin32 python2.7 32與64位打包
Companion.JS IE javascript 調(diào)試工具
phpCB php代碼格式化工具(附詳細(xì)配置方法)
phpnow asp 運(yùn)行插件
YUI Compressor 2.42 js css壓縮
JavaScript 代碼格式化軟件中文綠色版 (讓js代碼更容易閱讀)
Dreamweaver Cs4 jQuery自動(dòng)提示插件綠色版
Closure Compiler Google出品的JavaScript優(yōu)化器
相關(guān)文章
-
Xilinx Vitis Core Development Kit 2023.2 Update 2 完整特別版(含.lic許可文件)
Xilinx Vivado Design Suite破解版是領(lǐng)先的生產(chǎn)力設(shè)計(jì)套件,Vivado IP 集成器提供圖形化和基于 Tcl 的構(gòu)造校正設(shè)計(jì)開發(fā)流程,歡迎需要的朋友下載使用...
-
Instant CSharp Premium(VB.NET/C#代碼轉(zhuǎn)換器) v24.2.8 中文免費(fèi)版 附安裝教程
Instant CSharp Premium 免費(fèi)版是一款專業(yè)的C#編程IDE(集成開發(fā)環(huán)境),專為C#開發(fā)人員設(shè)計(jì),它提供了一系列的功能和工具,幫助開發(fā)人員更高效地編寫、調(diào)試和部署C#應(yīng)用程序,...
-
Coder Technologies Coder(開源云開發(fā)環(huán)境CDE) v2.8.0 x64 免費(fèi)安裝版 附使用教程
Coder Technologies Coder是一個(gè)開源云開發(fā)環(huán)境 (CDE),您可以下載并托管在云中,在幾秒鐘內(nèi)部署一個(gè)解決方案,提供開發(fā)人員所需的基礎(chǔ)設(shè)施、IDE、語言和工具,升級(jí)到企業(yè)版...
-
海為云組態(tài)軟件Haiwell Cloud SCADA v3.36.9.8 激活安裝版
海為云組態(tài)軟件是一款工業(yè)自動(dòng)化監(jiān)控管理軟件,此軟件可以幫助用戶對工作中使用的智能化設(shè)備進(jìn)行自動(dòng)監(jiān)控,戶在使用設(shè)備的時(shí)候只需要輸入對應(yīng)的命令就可以啟動(dòng)監(jiān)控功能,歡...
-
Radzen Blazor Studio v1.9.6 完美激活版
Radzen Blazor Studio 是一種桌面工具,它使 開發(fā)人員 能夠創(chuàng)建漂亮的商業(yè) Blazor 應(yīng)用程序,歡迎需要的朋友下載使用...
-
GitHub Desktop桌面客戶端 v3.4.2 漢化安裝版
GitHub Desktop是github的桌面客戶端軟件,使用GitHub Desktop可以簡化您的開發(fā)工作流程,github desktop官方并未提供中文版本,特此分享漢化版...
下載聲明
☉ 解壓密碼:chabaoo.cn 就是本站主域名,希望大家看清楚,[ 分享碼的獲取方法 ]可以參考這篇文章
☉ 推薦使用 [ 迅雷 ] 下載,使用 [ WinRAR v5 ] 以上版本解壓本站軟件。
☉ 如果這個(gè)軟件總是不能下載的請?jiān)谠u(píng)論中留言,我們會(huì)盡快修復(fù),謝謝!
☉ 下載本站資源,如果服務(wù)器暫不能下載請過一段時(shí)間重試!或者多試試幾個(gè)下載地址
☉ 如果遇到什么問題,請?jiān)u論留言,我們定會(huì)解決問題,謝謝大家支持!
☉ 本站提供的一些商業(yè)軟件是供學(xué)習(xí)研究之用,如用于商業(yè)用途,請購買正版。
☉ 本站提供的Xilinx Vivado Design Suite 2019.1 HLx Editions 完整特別版(含.lic許可文件)資源來源互聯(lián)網(wǎng),版權(quán)歸該下載資源的合法擁有者所有。